工作类型: Full-time

Loading ...

工作内容

【工作內容】Analog/Mixed mode signal design【條件要求】【條件要求】學歷要求:專科以上科系要求:電機電子工程相關, 資訊工程相關相關經驗:5年以上語言能力:英文 -- 聽 /中等、說 /中等、讀 /中等、寫 /中等管理責任:無輪班需求:無出差需求:無外派需求:無擅長工具:
  • Hspice or spectre
  • Verilog-A or Verilog (option)
Loading ...
Loading ...

最后期限: 20-12-2024

点击免费申请候选人

申请

Loading ...

相同的工作

Loading ...
Loading ...