CPLD 工程師

Conteúdo do emprego

CPLD Engineer

1.Familiarity with VHDL/Verilog coding and FPGA/CPLD design flow is a must

2.Familiarity with Lattice/Altera/Xilinx EDA design tool.

3.Familiarity with FPGA/CPLD design in server application and multiple bus protocols including I2C / power sequence / SPI / LPC / SGPIO / I2C switch/ UART / PWM / eSPI

4.Strong HW and x86 architecture knowledge is a plus.

5.Fluent English written and verbal communication skills.

6.Integration and test experience

7. Highly self-motivated, able to work independently in a lab environment.

1. 4年以上工作經驗

2. FPGA/CPLD coding

3. 熟悉VHDL/Verlog語法

4. 熟悉X86電腦系統架

5. 英文能力精通(聽說讀寫)

6. 使用示波器

7. 看懂線路圖尤佳

工作地點:新北市土城總公司

我們的產品相關服務包括：

◆大數據服務/雲端服務

◆伺服器相關產品研發/生產

◆網路附加儲存系統

◆多重附加功能的環境監控產品

福利制度

年薪及獎金：

發放2個月年終獎金，表現優異者視年度營運及個人表現發放績效獎金與紅利。

福利：

1.贈送員工生日禮品(禮金) 、節慶禮品等。

2.年終活動與摸彩。

3.補助員工文康娛樂活動 (如:建置員工健身房、設置盲胞按摩服務等)。

4.健康促進活動(如：專題演講、減重活動等)。

5.健康及醫療諮詢。

6.獎勵員工生育(含員工配偶)，孕婦禮遇等照護措施。

7.員工結婚禮金及喪葬慰問金。

8.員工團保。