Test Chip IC Design Engineer

작업 내용

工作內容Job description：

•設計、實現、驗證 CV( Characterization Vehicle ) 測試晶片的電路佈局 , 以用於診斷客戶生產製程和量化分析設計對於產品性能及良率的影響。 前端和後端均在其內。

Design, generate and verify specific Characterization Vehicle; test chip layouts to characterize clients’ manufacturing processes and quantify impact of design on product performance and yield. Focus on short flow (BEOL, FEOL) test chips.

•使用 Cadence電子設計自動化軟體設計實現測試晶片。

Use Cadence EDA tools to create CV test chip structures

•與 PDF CV 分析工程師緊密合作，給出測試晶片的最佳實驗設計方案。

Work closely with PDF CV Analysis Methods to create an optimal design of experiments for CV test chips.

品格 / 能力 / 經驗要求 Required skills and experience：

•IC設計經驗。

•理解半導體製程和電晶體結構。

•佈局設計和相關設計工具（如 Cadence, Mentor 等）使用經驗。

•DRC 和 LVS 相關知識和經驗。

•電路模擬軟件使用經驗（ HSPICE, Spectre 等）。

•熟練地理解並使用深次微米半導體的設計規則手冊。

•自動自發，敬業，專業；如有與客戶溝通經驗更佳。

如有更佳：

•Cadence Virtuoso / Cadence Skill 語言設計經驗

•Mentor Graphic Calibre DRC 使用經驗

•Unix 程式語言的基礎知識（如 perl, CSH, SH, Tcl 等）