Jobtyp: Full-time

Loading ...

Jobinhalt

【工作內容】
  • 數位IP電路驗證與設計。
  • SOC驗證與整合。
【學歷要求】碩士以上【科系要求】電機電子工程相關【擅長工具】Verilog【管理責任】否【工作經驗】無經驗【其他】
  • 有MCU相關 IC設計或驗證經驗,
  • With experience on design verification
  • 擅長使用Verilog/System Verilog.
Loading ...
Loading ...

Frist: 20-12-2024

Klicken Sie hier, um sich für einen kostenlosen Kandidaten zu bewerben

Anwenden

Loading ...

ÄHNLICHE ARBEITEN

Loading ...
Loading ...